

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-214483

(43)Date of publication of application : 04.08.2000

(51)Int.Cl.

G02F 1/136

(21)Application number : 11-014694

(71)Applicant : SEIKO EPSON CORP

(22)Date of filing : 22.01.1999


(72)Inventor : MATSUEDA YOJIRO

## (54) ELECTRO-OPTIC DEVICE

## (57)Abstract:

**PROBLEM TO BE SOLVED:** To provide an electro-optic device which is capable of increasing the aperture ratio of the electro-optic device having plural pixel parts.

**SOLUTION:** Drain regions D of TFTs 30 for driving liquid crystals are connected via contact holes 11 to metal electrodes 15. These metal electrodes 15 are connected via contact holes 8 to pixel electrodes 9. At this time, the metal electrodes 15 are extended and formed to the peripheral side of the pixel parts with respect to the positions where the contact holes 11 are formed. The contact holes 8 are formed in the portions of the extended metal electrodes 15. Since the contact holes 8 which affect the alignment characteristic of liquid crystals are formed in the positions distant from the centers of the pixels, the disclination at which the alignment indicates continuous regions can be formed on the more outside and the aperture ratio as the pixel parts is improved.



## LEGAL STATUS

[Date of request for examination]

26.06.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2000-214483

(P2000-214483A)

(43) 公開日 平成12年8月4日 (2000.8.4)

(51) Int.Cl.<sup>7</sup>

G 0 2 F 1/136

識別記号

5 0 0

F I

G 0 2 F 1/136

テーマコード (参考)

2 H 0 9 2

審査請求 未請求 請求項の数 5 O L (全 13 頁)

(21) 出願番号

特願平11-14694

(22) 出願日

平成11年1月22日 (1999. 1. 22)

(71) 出願人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(72) 発明者 松枝 洋二郎

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内

(74) 代理人 100093388

弁理士 鈴木 喜三郎 (外2名)

Fターム (参考) 2H092 GA29 GA51 HA04 HA14 JA24

JA34 JB64 KA04 KB25 NA07

NA29 NA30 PA01 PA02 PA03

PA06 PA08 PA09 PA10 PA11


QA07 QA10 RA05

(54) 【発明の名称】 電気光学装置

(57) 【要約】

【課題】 複数の画素部を有する電気光学装置における開口率を増大させることが可能な電気光学装置を提供する。

【解決手段】 液晶を駆動するTFT30において、ドレイン領域Dをコンタクトホール11を介して金属電極15に接続し、当該金属電極15をコンタクトホール8を介して画素電極9に接続する。このとき、金属電極15を、コンタクトホール11の形成位置に対して画素部の周辺側に延長して形成し、当該延長した金属電極15の部分にコンタクトホール8を形成する。液晶の配向性に影響を及ぼすコンタクトホール8を画素の中央から遠い位置に形成するので、配向が連続な領域を示すディスプレイネーションラインをより外側に形成することができ、画素部としての開口率が向上する。



## 【特許請求の範囲】

【請求項1】 複数の走査線と、複数のデータ線と、各前記走査線と各前記データ線に接続されたスイッチング素子と、前記スイッチング素子に電気的に接続された画素電極とを有する電気光学装置であって、前記スイッチング素子は、当該スイッチング素子上に形成されている第1絶縁膜に形成された第1コンタクトホールを介して当該第1絶縁膜上に形成されている第1電極に接続されていると共に、

当該第1電極は、前記第1絶縁膜及び当該第1電極上に形成された第2絶縁膜に形成された第2コンタクトホールを介して当該第2絶縁膜上に形成された前記画素電極に接続され、

更に前記第2コンタクトホールが前記第1コンタクトホールよりも前記画素電極の周辺側に配置されていることを特徴とする電気光学装置。

【請求項2】 請求項1に記載の電気光学装置において、

前記第2コンタクトホールは、前記第1電極における平坦部分上に形成されていることを特徴とする電気光学装置。

【請求項3】 請求項1又は2に記載の電気光学装置において、

前記電気光学素子は液晶素子であると共に、

前記スイッチング素子は薄膜化されたトランジスタ素子であり、

当該トランジスタ素子のドレイン領域が前記第1コンタクトホールを介して前記第1電極に接続されていることを特徴とする電気光学装置。

【請求項4】 請求項3に記載の電気光学装置において、

前記トランジスタ素子に含まれる半導体層が前記走査線と絶縁され且つ当該走査線と複数回交差することにより複数のトランジスタが直列接続されて当該トランジスタ素子が形成されていることを特徴とする電気光学装置。

【請求項5】 請求項3から4のいずれか一項に記載の電気光学装置において、

少なくとも、前記走査線、前記データ線、前記スイッチング素子、前記第1コンタクトホール及び前記第2コンタクトホールが不透明体により形成されていると共に、当該各不透明体により前記電気光学装置に外部から入射する光を遮光する遮光領域が形成されており、更に前記液晶素子における液晶の非連続面を示す非連続面線が当該遮光領域内に形成されていることを特徴とする電気光学装置。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】 本発明は、電気光学装置の技術分野に属し、より詳細には、液晶素子を電気光学素子

として画像等の表示を行う電気光学装置に含まれる各画素部の構成の技術分野に属する。

## 【0002】

【従来の技術】 従来、電気光学素子を含んだ画素部をマトリクス状に配置して形成される電気光学装置として、例えば、各画素部毎に形成された画素電極により電圧を印加して駆動される液晶層を備えるアクティブマトリクス型の液晶表示装置が一般に広く知られている。

【0003】 この液晶表示装置は、当該液晶表示装置に含まれる複数の画素部毎に、上記画素電極に駆動電圧を印加して夫々の画素部毎に液晶素子を駆動するスイッチング素子を備えており、更に当該スイッチング素子としては、小型化の必要性等に起因して、いわゆる薄膜トランジスタ（以下、単にTFT（Thin Film Transistor）と称する。）が用いられることが多い。

【0004】 ここで、当該薄膜トランジスタの構成として代表的なものには、例えば、ポリシリコン層等の薄膜半導体層にドナーイオン又はアクセプタイオンを注入することにより当該薄膜半導体層内にドレイン領域、ソース領域及びチャネル領域を形成し、当該ドレイン領域についてはドレイン電極を介して上記画素電極に接続され、一方ソース領域はソース電極を介してデータ信号が供給されるデータ線に接続され、更に、チャネル領域には、ゲート絶縁膜を介してその直上に形成されているゲート電極（走査線）から走査信号が印加されるように形成されたものがある。

【0005】 そして、当該走査信号によりチャネル領域に電子又は正孔が通過するためのチャネルが形成され、当該チャネルによりソース領域に供給されているデータ信号がドレイン領域に伝送され、更にドレイン電極を介して画素電極に当該データ信号が印加されて液晶素子が駆動されるのである。

【0006】 ここで、上記ドレイン領域、ドレイン電極及び画素電極は、相互に層間絶縁膜を挟んで薄膜化されて形成されるので、ドレイン領域とドレイン電極及びドレイン電極と画素電極を夫々電気的に導通させるためには、夫々の領域又は電極が形成されている層の間を接続するいわゆる層間コンタクトが必要である。

【0007】 このとき、従来の液晶表示装置においては、ドレイン領域とドレイン電極を第1の層間コンタクトで接続した上で、当該ドレイン電極を画素部の中心方向に延長し、当該延長した位置に当該ドレイン電極と画素電極とを接続する第2の層間コンタクトを形成する構成が一般的であった。

【0008】 これは、上記第1の層間コンタクトの真上に第2の層間コンタクトを形成すると、当該層間コンタクトをフォトリソグラフィ技術により形成する場合のウエットエッチングの際に当該ウエットエッチングのためのエッチング液がドレイン領域まで浸透して当該ドレイン領域が侵食されてしまうことがあるためである。

【0009】

【発明が解決しようとする課題】しかしながら、上記従来の各層間コンタクトの配置によると、第1の層間コンタクトが画素部内において実際の表示に関する領域に近い位置に形成されることとなるため、液晶の配向性に悪影響を与える場合があるという問題点があった。

【0010】すなわち、当該第1の層間コンタクトは、画素電極にデータ信号を印加するためのものであるため、液晶駆動時には必然的に画素電極と同電位となるが、この場合には結果として当該第1の層間コンタクトの近辺の液晶に対して横方向から電圧を印加することとなり、これにより当該近辺の液晶の配向性が乱されてしまうのである。

【0011】そして、このことは、液晶の配向の非連続面を示すいわゆるディスクリネーションラインが画素部内のより中心方向に形成されることとなり、結果として画素部としての開口率が低下してしまうという問題点に繋がる。

【0012】更に、この画素部の開口率の低下は、液晶表示装置としての輝度の低下に繋がるものであり、この

【0013】そこで、本発明は、上記の各問題点に鑑みて為されたもので、その課題は、複数の画素部を有する電気光学装置における開口率を増大させることが可能な電気光学装置を提供することにある。

【0014】

【課題を解決するための手段】上記の課題を解決するために、本発明は、複数の走査線と、複数のデータ線と、各前記走査線と各前記データ線に接続されたスイッチング素子と、前記スイッチング素子に電気的に接続された画素電極とを有する電気光学装置であって、前記スイッチング素子は、当該スイッチング素子上に形成されている第1層間絶縁膜等の第1絶縁膜に形成された第1コンタクトホールを介して当該第1絶縁膜上に形成されている金属電極等の第1電極に接続されていると共に、当該第1電極は、前記第1絶縁膜及び当該第1電極上に形成された第2層間絶縁膜等の第2絶縁膜に形成された第2コンタクトホールを介して当該第2絶縁膜上に形成された前記画素電極に接続され、更に前記第2コンタクトホールが前記第1コンタクトホールよりも前記画素電極の

【0015】この発明によれば、画素電極と第1電極を接続する第2コンタクトホールが、第1電極とスイッチング素子を接続する第1コンタクトホールよりも画素電極の周辺側に配置されているので、電気光学素子の駆動特性に影響を及ぼす第2コンタクトホールが画素部の中心から離れた位置に形成されていることにより、当該第2コンタクトホールの存在が当該電気光学素子の駆動特性に与える影響を低減することができる。

【0016】また、本発明は、上記の発明の構成に加え

て、前記第2コンタクトホールは、前記第1電極における平坦部分上に形成されている。

【0017】よって、当該第2コンタクトホールを小型化しても第1電極との間で十分な電気的導通が取れることとなり、第2コンタクトホールの存在が電気光学素子の駆動特性に与える影響を更に低減することができる。

【0018】更に、本発明は、上記の各発明の構成に加えて、前記電気光学素子は液晶素子であると共に、前記スイッチング素子は薄膜化されたトランジスタ素子であり、当該トランジスタ素子のドレイン領域が前記第1コンタクトホールを介して前記第1電極に接続されて構成されている。

【0019】よって、液晶素子を用いた電気光学素子において、当該液晶の配向の連続性に与える第2コンタクトホールの影響を低減して画素部における開口率を向上させることができる。

【0020】更にまた、本発明は、上記の各発明の構成に加えて、前記トランジスタ素子に含まれる半導体層が前記走査線と絶縁され且つ当該走査線と複数回交差することにより複数のトランジスタが直列接続されて当該トランジスタ素子が形成されている。

【0021】よって、液晶素子を駆動するためにスイッチング素子のドレイン領域に印加することが必要なドレイン電圧を低減することができ、トランジスタ素子のいわゆるオフ電流を低減することができる。

【0022】また、半導体層が走査線と複数回交差することにより形成される複数のチャネル領域を有するトランジスタ素子であっても第2コンタクトホールが液晶素子の配向の連続性に与える影響を低減して開口率を向上させることができる。

【0023】更に、本発明は、上記の各発明の構成に加えて、少なくとも、前記走査線、前記データ線、前記スイッチング素子、前記第1コンタクトホール及び前記第2コンタクトホールが不透明体により形成されていると共に、当該各不透明体により前記電気光学装置に外部から入射する光を遮光する遮光領域が形成されており、更に前記液晶素子における液晶の非連続面を示す非連続面線が当該遮光領域内に形成されて構成される。

【0024】よって、各不透明体により非連続面線を遮光する遮光膜が形成されているので、スイッチング素子等が形成されている基板に液晶を挟んで対向する対向基板上に遮光膜を形成する必要がなく、より高開口率化することができる。

【0025】

【発明の実施の形態】次に本発明に好適な実施の形態について説明する。

【0026】なお、以下に説明する各実施形態は、液晶の配向性を電気的に変化させることにより画像等を表示する液晶表示装置内の液晶パネルに対して本発明を適用した場合の実施の形態である。

## 【0027】(I)第1実施形態

先ず、本発明の第1実施形態について、図1乃至図6を用いて説明する。

【0028】なお、図1は液晶パネルの画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路を示し、図2は第1実施形態に係るデータ線、走査線、画素電極等が形成されたTFTアレイ基板中の一の画素部及びその近傍の構成を模式的に示す平面図であり、図3は図2のA-A'断面図(図3(a))、B-B'断面図(図3(b))及びC-C'断面図(図3(c))を夫々模式的に示す断面図であり、図4はTFTアレイ基板上の2次元的な配線レイアウト等を周辺回路と共に示す平面図であり、図5はTFTアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図6は対向基板を含めて示す図5のH-H'断面図である。

【0029】ここで、図3においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせて示している。

【0030】始めに、複数の上記画素部の概要構成について、図1を用いて説明する。

【0031】図1に示すように、第1実施形態における液晶パネルの画像表示領域を構成するマトリクス状に形成された複数の画素部内には、画素電極9を制御するためのTFT30が形成されており、画像信号を供給するデータ線6が当該TFT30のソース電極に電気的に接続されている。

【0032】このとき、データ線6に書き込まれる画像信号S1、S2、…、Snは、この順に線順次に供給してもよいし、或いは相隣接する複数のデータ線6同士に対して、グループ毎に供給するようにすることもできる。

【0033】一方、TFT30のゲート電極には、走査線3が電気的に接続されており、予め設定された所定のタイミングで、走査線3にパルスの走査信号G1、G2、…、Gmを、この順に線順次に印加するように構成されている。

【0034】更に、画素電極9は、TFT30のドレイン電極に電気的に接続されており、薄膜スイッチング素子としてのTFT30を一定期間だけオン状態とすることにより、データ線6から供給される画像信号S1、S2、…、Snが所定のタイミングで当該画素電極9に供給される。

【0035】そして、当該画像信号S1、S2、…、Snにより、対向基板(詳細は後述する。)に形成された対向電極(詳細は後述する。)との間で当該画像信号S1、S2、…、Snに対応した電圧が一定期間保持され、この電圧が液晶に印加されることとなる。

【0036】そして、当該画像信号S1、S2、…、Snに対応した電圧が印加された液晶は、当該印加された

電圧のレベルにより分子集合の配向性や秩序が変化することにより、光を変調し、階調表示を可能にする。

【0037】このとき、ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通す不可能とされ、一方ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通す可能とされ、全体として液晶パネルからは画像信号に応じたコントラストを持つ光が射出される。

【0038】ここで、上記保持された画像信号S1、S2、…、Snがリークするのを防ぐために、上記画素電極9と対向電極との間に形成される液晶容量と並列に蓄積容量70が付加されている。そして、画素電極9に印加された画像信号S1、S2、…、Snに対応する電圧は、上記ソース電極の電圧が印加された時間よりも約3桁程度長い時間だけ蓄積容量70により保持される。

【0039】この構成により、上記画像信号S1、S2、…、Snの保持特性は更に改善され、コントラスト比の高い液晶パネルが実現できる。

【0040】なお、蓄積容量70を形成する方法としては、容量を形成するための配線である図示しない容量線を用いてもよいし、本第1実施形態の如く前段の走査線3との間で容量を形成してもよい。

【0041】次に、本発明に係る一の画素部及びその近傍の具体的な構成について、図2及び図3を用いて詳説する。

【0042】先ず、図2に示すように、液晶パネルのTFTアレイ基板上には、マトリクス状に複数の透明な画素電極9が設けられており、画素電極9の縦横の境界に各々沿ってデータ線6及び走査線3が設けられている。

【0043】このうち、データ線6は、コンタクトホール5を介して、ポリシリコン膜からなると共にTFT30を形成する半導体層1のうちの後述するソース領域に電気的に接続されている。

【0044】一方、画素電極9は、第2コンタクトホールとしてのコンタクトホール8、島状に形成された第1電極としての金属電極15及び第1コンタクトホールとしてのコンタクトホール11を介して半導体層1のうちの後述するドレイン領域に電気的に接続されている。

【0045】また、半導体層1のうちの後述のチャネル領域C1及びC2(図2中右下りの斜線の領域。本第1実施形態においては、TFT30としては、いわゆるデュアルゲート型のTFT30が形成されている。)に対向するように走査線3(ゲート電極)が配置されている。

【0046】ここで、上記画素電極9、金属電極15及びドレイン領域は、相互に異なる層に形成されると共に、夫々が後述する層間絶縁膜により絶縁されており、更に画素電極9と金属電極15とがコンタクトホール8を用いて接続され、金属電極15とドレイン領域とがコンタクトホール11を用いて接続されている。

【0047】そして、第1実施形態の画素部において

は、コンタクトホール11が形成されている部分から、金属電極15を、当該コンタクトホール11に対して画素電極9の中心（すなわち、画素部の中心）と反対方向（すなわち、画素電極9の中心から遠い周辺部の方向。図2においては、左方向）に延長して形成し、当該延長した金属電極15の部分上にコンタクトホール8を形成している。

【0048】この構成により、液晶に接することとなるコンタクトホール8が画素部の中心から離れた位置にあるので、第1実施形態の画素部におけるディスクリネーションラインDLとしては、開口部Rから離れた図2に点線で示す位置に形成される。

【0049】なお、対向基板20における開口部R以外の部分は、外光の漏れ込み等を防止するために、いわゆるブラックマトリクス（BM）が形成されている。

【0050】更に、第1実施形態の画素部においては、前段の走査線3の一部に対応するデータ線6の下部に（図2において下方に）延長して形成することにより、蓄積容量70を構成する一の容量電極70aとしている。

【0051】同様に、半導体層1の一部をデータ線6の下部及び前段の走査線3の下部に（図2において上方及び左方に）延長して形成することにより、蓄積容量70を構成する他の容量電極70bとしている。

【0052】次に、図2に示す各部の断面構造について図3を用いて説明すると、先ず、図2中A-A断面については、図3（a）に示すように、液晶パネルは、透明なTFTアレ基板10と、これに対向配置される透明な対向基板20とを備えている。

【0053】このとき、TFTアレ基板10は、例えば石英基板からなり、対向基板20は、例えばガラス基板や石英基板からなる。

【0054】そして、TFTアレ基板10には、画素電極9が設けられており、その上側には、ラビング処理等の所定の配向処理が施された図示しない配向膜が設けられている。

【0055】ここで、画素電極9としては、例えば、ITO膜（インジウム・ティン・オキサイド膜）などの透明導電性薄膜が用いられている。また配向膜としては、例えば、ポリイミド薄膜などの有機薄膜が用いられている。

【0056】一方、対向基板20には、その全面に渡って対向電極（共通電極）21が設けられており、その下側には、ラビング処理等の所定の配向処理が施された図示しない配向膜が設けられている。

【0057】このとき、対向電極21としては、例えば、画素電極9と同様にITO膜などの透明導電性薄膜が用いられており、配向膜は、同様にポリイミド薄膜などの有機薄膜が用いられている。

【0058】なお、対向基板20には、所定の大きさ及

び膜厚を有する上記ブラックマトリクス（遮光膜）が形成されている。

【0059】更にTFTアレ基板10上には、図3に示すように、各画素電極9に対応する位置に、当該画素電極9をスイッチング制御する上記TFT30が設けられている。

【0060】ここで、当該TFT30内には、上記半導体層1に対してドナー又はアクセプタとしてのイオンを注入する等の方法により上記ドレイン領域Dとソース領域Sが形成されている。

【0061】そして、当該ドレイン領域Dがコンタクトホール11、金属電極15及びコンタクトホール8を介して画素電極9に接続されている。

【0062】また、当該ソース領域Sがコンタクトホール5を介してデータ線6に接続されている。

【0063】更に、ドレイン領域D及びソース領域Sの上には、チャネル領域C1及びC2と走査線3（ゲート電極）との間を絶縁するゲート絶縁膜12が形成されている。

【0064】更にまた、金属電極15又はデータ線6とゲート絶縁膜12との間には第1層間絶縁膜13が形成されており、コンタクトホール5及び11は、当該ゲート絶縁膜12及び第1層間絶縁膜13を貫通して夫々ドレイン領域D又はソース領域Sに到達するように構成されている。

【0065】また、上記第1層間絶縁膜13の上には、画素電極9と金属電極15又はデータ線6とを絶縁するための第2層間絶縁膜14が形成されている。そして、コンタクトホール8は、当該第2層間絶縁膜14を貫通して金属電極15に到達するように形成されている。

【0066】ここで、当該第2層間絶縁膜14は、画素電極9と金属電極15又はデータ線6とを絶縁すると共に、画素電極9を平坦に形成するためTFT30が形成されている領域を平坦化させる平坦化膜の機能をも担っている。

【0067】なお、第1層間絶縁膜13又は第2層間絶縁膜14の材料としては、例えば、NSG（ノンドープトシリケートガラス）、PSG（リンシリケートガラス）、BSG（ボロンシリケートガラス）、BPSG（ボロンリンシリケートガラス）などの高絶縁性ガラス又は酸化シリコン膜、窒化シリコン膜等が用いられる。

【0068】この図3（a）においては、上述したように、金属電極15が画素部の中心方向と反対方向に延長して形成されており、当該延長された部分にコンタクトホール8が形成されている。

【0069】一方、画素電極9と対向電極21とが対面するように配置されたTFTアレ基板10と対向基板20との間には、後述のシール材52（図5及び図6参照）により囲まれた空間に液晶が封入され、液晶層50が形成される。

【0070】この液晶層50は、画素電極9からの電界が印加されていない状態で配向膜により所定の配向状態を採るように封入されている。より具体的に液晶層50は、例えば、一種又は数種類のネマティック液晶を混合した液晶からなる。

【0071】また、シール材52は、TFTアレ基板10及び対向基板20をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのガラスファイバー或いはガラスビーズ等のスペーサが混入されて

いる。  
【0072】次に、図2中B-B'断面図については、図3(b)に示すように、TFTアレ基板10上に形成されている半導体層1の一部に、ポリシリコンからなるチャネル領域C1が形成されており、当該チャネル領域C1の上部にはゲート絶縁膜12を挟んで走査線3が配置されている。

【0073】この構成により、TFT30の動作時には、走査信号G1、G2、…、Gmが印加されたタイミングにおいてチャネル領域C1（及びC2）に電子又は正孔が誘起され（すなわち、TFT30がオン状態となり）、データ線6から供給される画像信号S1、S2、…、Snをドレイン領域Dに伝送することとなる。

【0074】一方、走査線3上に形成されている第1層間絶縁膜13上には上述した金属電極15が形成されており、その上の第2層間絶縁膜14中にコンタクトホール8が形成され、更に当該第2層間絶縁膜14上の画素部に対応する位置に画素電極9が形成されている。

【0075】なお、図3(b)においては、対向基板20の構成については、上記図3(a)に示す場合と同様であるので、記載を省略している。

【0076】次に、図2中C-C'断面図については、図3(c)に示すように、半導体層1の一部がデータ線6下に延長されており、これが蓄積容量70を構成する一容量電極70bとなっている。

【0077】一方、ゲート絶縁膜12を挟んで当該容量電極70b上には、前段の走査線3を延長することにより形成された容量電極70aが積層されている。

【0078】そして、これら容量電極70aと70bとでゲート絶縁膜12を挟むことで、当該ゲート絶縁膜12を誘電体膜とした蓄積容量70が形成されるのである。

【0079】なお、容量電極70bは、前段の走査線3自体の下まで延長されており、この部分でも、間にゲート絶縁膜12を挟んで当該容量電極70bと走査線3とで蓄積容量70が形成されている。

【0080】このように広い面積を有する蓄積容量70を形成することにより、上述したように、データ線6から印加された画像信号S1、S2、…、Snに対応する電圧を、その印加時間よりも約3桁程度長い時間だけ保

持することが可能となる。

【0081】なお、図3(c)においても、対向基板20の構成については、上記図3(a)に示す場合と同様であるので、記載を省略している。

【0082】次に、図4を用いて、第1実施形態の液晶パネルにおけるTFTアレ基板10上の2次元のレイアウトの一例を、当該TFTアレ基板10上に設けられる周辺回路と共に示す。

【0083】図4に示すように、上述した画素部を複数個マトリクス上に含む画像表示領域の周辺のTFTアレ基板10上には、データ線6を駆動するデータ線駆動回路101、走査線3を駆動する走査線駆動回路104、配線105、データ線6にプリチャージ信号を供給するプリチャージ回路108が、TFTアレ基板10内の周辺回路として設けられている。

【0084】このうち、データ線駆動回路101及び走査線駆動回路104は、複数のデータ線6及び走査線3に各々電気的に接続されている。そして、データ線駆動回路101には、図示しない制御回路から即時表示可能な形式に変換された上記画像信号が入力される。

【0085】その後、上記走査線駆動回路104がパルスの走査線3に順番に上記走査信号を送出するのに対応して、データ線駆動回路101が上記画像信号に応じた信号電圧をデータ線6に送る。

【0086】このとき、データ線駆動回路101に加えて、データ線駆動回路からの駆動信号に応じて画像信号線からの画像信号をサンプリングするサンプリング回路（図示せず）を設けるように構成してもよい。

【0087】一方、プリチャージ回路108は、プリチャージを行うように、即ち、データ線6に対し画像信号の電圧を小さな負荷で書き込めるようにデータ線6に所定電圧レベルのプリチャージ信号を画像信号に先行して夫々供給するように構成されている。

【0088】また、複数の画素部を含む画像表示領域の周囲には、遮光用の周辺見切り53が形成されている。この周辺見切り53は、TFTアレ基板10上の表示領域と表示領域周辺の非表示領域とを区分するための遮光膜である。

【0089】なお、画像表示領域を構成する複数の画素部のうち、図4中最上段の一行を構成する蓄積容量70のドレイン領域Dに接続されていない他端は、定電位線71を介して走査線駆動回路104に接続されており、常に定電位に保持されている。

【0090】次に、以上説明したように構成された液晶パネルの実際の全体構成を、図5及び図6を用いて説明する。

【0091】なお、図5はTFTアレ基板10をその上に形成された各構成要素と共に対向基板20の側から見た平面図であり、図6は対向基板20を含めて示す図5のH-H'断面図である。

【0092】図5に示すように、TFTアレ基板10の上には、シール材52がその縁に沿って設けられており、その内側に並行して遮光性の周辺見切り53が設けられている。

【0093】一方、シール材52の外側の領域には、データ線駆動回路101及び実装端子102がTFTアレ基板10の一辺に沿って設けられており、走査線駆動回路104が、この一辺に隣接する2辺に沿って設けられている。

【0094】このとき、走査線3に供給される走査信号の遅延が問題にならないのならば、走査線駆動回路104は片側だけでも良いことは言うまでもない。

【0095】また、データ線駆動回路101を画像表示領域の辺に沿って両側に配列してもよい。より具体的には、例えば、奇数列のデータ線6には画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線6には当該画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。

【0096】このようにデータ線6を櫛歯状に駆動するようにすれば、データ線駆動回路101の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。

【0097】更に、TFTアレ基板10の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路104間をつなぐための複数の配線105が設けられており、更に、周辺見切り53の下に図示しないブリッジ回路108（図4参照）が設けられている。

【0098】また、対向基板20のコーナー部の少なくとも1箇所においては、TFTアレ基板10と対向基板20との間で電氣的導通をとるための導通材106が設けられている。

【0099】そして、図6に示すように、図5に示したシール材52とほぼ同じ輪郭を持つ対向基板20が当該シール材52によりTFTアレ基板10に固着されている。

【0100】以上説明したように、第1実施形態の液晶パネルによれば、画素電極9とドレイン領域Dとを接続する金属電極15と当該画素電極9とを接続するコンタクトホール8が、コンタクトホール11に対して画素部内の周辺部となる領域に形成されているので、液晶層50の配向性に影響を及ぼすコンタクトホール8が画素部の中心から離れた位置に形成されていることにより、ディスクリネーションラインDLが画素部の周縁に近い部位に形成されることとなり、液晶層50の配向性が乱れる領域を極限化して画素部の開口率を向上させることができる。

【0101】また、コンタクトホール8が金属電極15における平坦部分上に形成されているので、当該コンタクトホール8を小型化しても金属電極15との間で十分

な電氣的導通が取れることとなり、従って、コンタクトホール8を小型化してディスクリネーションラインDLを更に画素部の外側に移行させることができ、画素部の開口率を更に向上させることができる。

【0102】更に、TFT30が二つのチャネル領域C1及びC2を有しているので、チャネル領域が一つの場合に比して液晶層50を駆動するためにドレイン領域Dに印加することが必要なドレイン電圧を低減することができ、TFT30のいわゆるオフ電流を低減することができる。

【0103】更にまた、複数のチャネル領域C1及びC2を有するTFT30であってもコンタクトホール8が液晶層50の配向性の均一性に与える影響を低減して開口率を向上させることができる。

【0104】更に、複数のチャネル領域C1及びC2が半導体層1を平面内で折り曲げて配置することにより形成されているので、複数のチャネル領域C1及びC2、ドレイン領域D及びソース領域Sが相互に近接して形成されていることとなり、TFT30が占める画素部内の領域を極小化することができるので、画素部における開口率を更に向上させることができる。

#### 【0105】(II) 第2実施形態

次に本発明に係る他の実施形態である第2実施形態について、図7及び図8を用いて説明する。

【0106】なお、図7は第2実施形態に係るデータ線、走査線、画素電極等が形成されたTFTアレ基板中の一の画素部及びその近傍の構成を模式的に示す平面図であり、図8は図7のA-A'断面図（図8（a））、B-B'断面図（図8（b））及びC-C'断面図（図8（c））を夫々模式的に示す断面図である。

【0107】上述の第1実施形態においては、TFT30としてデュアルゲート型のTFTを用いた場合の各素子の配置例について説明したが、本第2実施形態では、TFTとして三つのチャネル領域を備えたいわゆるトリプルゲート型のTFTを用いる。

【0108】また、図7及び図8において、上記第1実施形態と同様の部材については、同様の部材番号を付して細部の説明は省略する。

【0109】更に、第2実施形態においては、画素部における素子の配置以外の構成（液晶パネルとしての二次元配置等）及び動作は第1実施形態と同様であるので、これも細部の説明は省略する。

【0110】先ず、図7に示すように、第2実施形態のTFT30'は、半導体層1を走査線3の下を三回横切るように折り曲げて配置することにより、三つのチャネル領域C1、C2及びC3（図7中右下りの斜線の領域）を形成している。

【0111】従って、TFT30'では、ドレイン領域D、チャネル領域C1、C2及びC3並びにソース領域



Sが相互に半導体層1で接続される構成となっている。

【0112】そして、ドレイン領域Dは、コンタクトホール11を介して島状の金属電極15に接続されており、更に金属電極15がコンタクトホール8を介して画素電極9に接続されている。

【0113】このとき、第2実施形態の画素部においては、第1実施形態と同様に、コンタクトホール11が形成されている部分から、金属電極15を、当該コンタクトホール11に対して画素電極9の中心と反対方向（図7においては、左方向）に延長して形成し、当該延長した金属電極15の部分上にコンタクトホール8が形成されている。この場合、コンタクトホール8はチャネル領域C2とチャネル領域C3とを接続する半導体層1の上方に形成されている。

【0114】この構成により、第1実施形態と同様に、液晶に接することとなるコンタクトホール8が画素部の中心から離れた位置に形成されているので、第2実施形態の画素部におけるディスクリネーションラインDLとしては、その開口部から離れた図7に点線で示す位置に形成される。

【0115】更に、第2実施形態の画素部においては、第1実施形態と同様に、前段の走査線3の一部を対応する延長して形成することにより、蓄積容量70を構成する一の容量電極70aとし、更に、半導体層1の一部を延長して形成することにより、蓄積容量70を構成する他の容量電極70bとしている。

【0116】次に、図7に示す各部の断面構造について図8を用いて説明すると、先ず、図7中A-A'断面図については、図8(a)に示すように、ドレイン領域Dはコンタクトホール11、金属電極15及びコンタクトホール8を介して画素電極9に接続されている。

【0117】また、ソース領域Sはコンタクトホール5を介してデータ線6に接続されている。

【0118】そして、図8(a)においては、島状の金属電極15が画素部の中心方向と反対方向に延長して形成されており、当該延長された部分にコンタクトホール8が形成されている。

【0119】なお、図8(a)においては、対向基板20の構成については、上記第1実施形態に示す場合と同様であるので、記載を省略している。

【0120】次に、図7中B-B'断面図については、図8(b)に示すように、TFTアレ基板10上に形成されている半導体層1の一部にチャネル領域C2が形成されており、当該チャネル領域C2の上部にはゲート絶縁膜12を挟んで走査線3が配置されている。

【0121】一方、走査線3上に形成されている第1層間絶縁膜13上には上述した金属電極15が形成されており、その上の第2層間絶縁膜14中にコンタクトホール8が形成され、更に当該第2層間絶縁膜14上の画素部に対応する位置に画素電極9が形成されている。

【0122】なお、図8(b)においては、対向基板20の構成については、上記第1実施形態に示す場合と同様であるので、記載を省略している。

【0123】次に、図7中C-C'断面図については、図8(c)に示すように、半導体層1の一部がデータ線6下に延長されており、これが蓄積容量70を構成する一の容量電極70bとなっている。

【0124】一方、ゲート絶縁膜12を挟んで当該容量電極70b上には、前段の走査線3を延長することにより形成された容量電極70aが積層されている。

【0125】そして、これら容量電極70aと70bとでゲート絶縁膜12を挟むことで、当該ゲート絶縁膜12を誘電体膜とした蓄積容量70が形成されている。

【0126】なお、容量電極70bは、前段の走査線3自体の下まで延長されており、この部分でも、間にゲート絶縁膜12を挟んで当該容量電極70bと走査線3とで蓄積容量70が形成されている。

【0127】なお、図8(c)においても、対向基板20の構成については、上記第1実施形態に示す場合と同様であるので、記載を省略している。

【0128】以上説明したように、第2実施形態の液晶パネルによれば、第1実施形態の液晶パネルの有する効果と同様の効果が奏されると共に、これに加えて、チャネル領域が一つのTFT30'について三つ形成されているので、チャネル領域が一つ又は二つの場合に比して液晶層50を駆動するためにドレイン領域Dに印加することが必要なドレイン電圧を更に低減することができ、TFT30のいわゆるオフ電流を更に低減することができる。

【0129】更にまた、三つのチャネル領域C1乃至C3を有するTFT30'であってもコンタクトホール8が液晶層50の配向性の均一性に与える影響を低減して開口率を向上させることができる。

【0130】更に、複数のチャネル領域C1乃至C3が半導体層1を平面内で折り曲げて配置することにより形成されているので、複数のチャネル領域C1乃至C3、ドレイン領域S及びソース領域Sが相互に近接して形成されていることとなり、TFT30が占める画素部内の領域を極小化することができるので、画素部における開口率を更に向上させることができる。

#### 【0131】(II) 第3実施形態

次に本発明に係る他の実施形態である第3実施形態について、図9及び図10を用いて説明する。

【0132】なお、図9は第3実施形態に係るデータ線、走査線、画素電極等が形成されたTFTアレ基板中の一の画素部及びその近傍の構成を模式的に示す平面図であり、図9は図8のA-A'断面図（図9(a)）、B-B'断面図（図9(b)）及びC-C'断面図（図9(c)）を夫々模式的に示す断面図である。

10

20

30

40

50

【0133】上述の第2実施形態においては、TFT30としてトリプルゲート型のTFT30'を用いた場合の各素子の配置例について説明したが、本第3実施形態では、TFTとして第1実施形態と同様の二つのチャネル領域を有するデュアルゲート型のTFTを用いると共に、TFTアレイ基板10上に上記データ線、走査線、TFT及び各コンタクトホール（夫々は、不透明な材料により形成されている。）を用いていわゆる遮光膜を形成し、当該遮光膜により上記ディスクリネーションラインを含む画質に悪影響を及ぼす領域を遮光する素子配置とした例である。

【0134】また、図9及び図10において、上記第1実施形態又は第2実施形態と同様の部材については、同様の部材番号を付して細部の説明は省略する。

【0135】更に、第3実施形態においては、画素部における素子の配置以外の構成（液晶パネルとしての二次元配置等）及び動作は第1実施形態又は第2実施形態と同様であるので、これも細部の説明は省略する。

【0136】先ず、図9に示すように、第3実施形態のTFT30'は、走査線3の一部をコンタクトホール8の下に延長すると共に、当該延長部分及び他の走査線3の部分の下に半導体層1が配置されるように当該半導体層1を直角に折り曲げて配置することにより、二つのチャネル領域C1及びC2（図9中右下りの斜線の領域）を形成している。

【0137】従って、TFT30'は、ドレイン領域D、チャネル領域C1及びC2並びにソース領域Sが相互に半導体層1で接続される構成となっている。

【0138】そして、ドレイン領域Dは、コンタクトホール11を介して島状の金属電極15に接続されており、更に金属電極15がコンタクトホール8を介して画素電極9に接続されている。

【0139】このとき、第3実施形態の画素部においては、第1実施形態又は第2実施形態と同様に、コンタクトホール11が形成されている部分から、金属電極15を、当該コンタクトホール11に対して画素電極9の中心と反対方向（図9においては、左方向）に延長して形成し、当該延長した金属電極15の部分上にコンタクトホール8が形成されている。この場合、コンタクトホール8はチャネル領域C2の上方に形成される。

【0140】従って、第3実施形態のコンタクトホール8の下に走査線3の延長部分が存在することとなるので、結果としてコンタクトホール8の深さが上記第1実施形態又は第2実施形態の場合よりも浅くなり、よって、コンタクトホール8自体の平面的な大きさも小型化されている。

【0141】この構成により、第1実施形態又は第2実施形態と同様に、液晶に接することとなるコンタクトホール8が画素部の中心から離れた位置に形成されているので、第3実施形態の画素部におけるディスクリネーシ

ョンラインDLとしては、その開口部から離れた図9に点線で示す位置に形成される。

【0142】なお、図9に示す構成では、上述のようにコンタクトホール8を小型化すると共に更に図9中左方向の位置に形成できるので、ディスクリネーションラインDLも更に左方向の位置に形成されることとなり、更に高開口率化を図れることとなる。

【0143】更に、第3実施形態の画素部においては、第1実施形態又は第2実施形態と同様に、前段の走査線3の一部を対応する延長して形成することにより、蓄積容量70を構成する一の容量電極70aとし、更に、半導体層1の一部を延長して形成することにより、蓄積容量70を構成する他の容量電極70bとしている。

【0144】次に、図9に示す各部の断面構造について図10を用いて説明すると、先ず、図9中A-A'断面図については、図10(a)に示すように、ドレイン領域Dはコンタクトホール11、金属電極15及びコンタクトホール8を介して画素電極9に接続されている。

【0145】また、ソース領域Sはコンタクトホール5を介してデータ線6に接続されている。

【0146】そして、図10(a)においては、島状の金属電極15が画素部の中心方向と反対方向に延長して形成されており、当該延長された部分にコンタクトホール8が形成されている。

【0147】また、TFT30'については、第1実施形態又は第2実施形態と異なり、低濃度のドーピングが施されたドーピング領域C1'がチャネル領域C1とドレイン領域Dとの間に形成されており、従って、第3実施形態のTFT30'は、いわゆるLDD (Lightly Doped Drain) 構造となっている。

【0148】なお、図10(a)においては、対向基板20の構成については、上記第1実施形態又は第2実施形態に示す場合と同様であるので、記載を省略している。

【0149】次に、図9中B-B'断面図については、図10(b)に示すように、コンタクトホール8の直下にチャネル領域C1が形成されており、当該チャネル領域C1とコンタクトホール8の間の層には、チャネル領域C1に対してゲート絶縁膜12を挟んで走査線3が配置されていると共に、金属電極15が形成されている。

【0150】また、チャネル領域C1が形成されている層と同じ層内には、次段の画素部における蓄積容量70を構成する容量電極70bと、データ線6の下に形成される容量電極70bに繋がる半導体層1が形成されている。

【0151】なお、図10(b)においては、対向基板20の構成については、上記第1実施形態又は第2実施形態に示す場合と同様であるので、記載を省略している。

【0152】次に、図9中C-C'断面図については、

図10(c)に示すように、半導体層1の一部がデータ線6下に延長されており、これが蓄積容量70を構成する一の容量電極70bとなっている。

【0153】一方、ゲート絶縁膜12を挟んで当該容量電極70b上には、前段の走査線3を延長することにより形成された容量電極70aが積層されている。

【0154】そして、これら容量電極70aと70bとでゲート絶縁膜12を挟むことで、当該ゲート絶縁膜12を誘電体膜とした蓄積容量70が形成されている。

【0155】なお、容量電極70bは、前段の走査線3自体の下まで延長されており、この部分でも、間にゲート絶縁膜12を挟んで当該容量電極70bと走査線3とで蓄積容量70が形成されている。

【0156】なお、図10(c)においても、対向基板20の構成については、上記第1実施形態又は第2実施形態に示す場合と同様であるので、記載を省略している。

【0157】以上説明したように、第3実施形態の液晶パネルによれば、上記第1実施形態又は第2実施形態の液晶パネルの有する効果と同様の効果が奏されると共に、上記データ線、走査線、TFT及び各コンタクトホールを用いてTFTアレイ基板10上に遮光膜を形成し、当該遮光膜により上記ディスクリネーションラインDLを含む画質に悪影響を及ぼす領域を遮光し、且つディスクリネーションラインDLが更に画素部内の周縁部に形成されることとなるので、対向基板側に遮光膜を形成する必要がなく、より高開口率化を図ることができる。

【0158】なお、上述した各実施形態のTFTアレイ基板10上に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を更に形成してもよい。

【0159】また、データ線駆動回路101及び走査線駆動回路104をTFTアレイ基板10の上に設ける代わりに、例えばTAB（テープオートメテッドボンディング基板）上に実装された駆動用LSIに、TFTアレイ基板10の周辺部に設けられた異方性導電フィルムを介して電氣的及び機械的に接続するようにしてもよい。

【0160】更に、対向基板20の投射光が入射する側及びTFTアレイ基板10の出射光が出射する側には各々、例えば、TN（ツイステッドネマティック）モード、STN（スーパーTN）モード、D-STN（ダブル-STN）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などを所定の方角で配置することもできる。

【0161】ここで、以上説明した各実施形態における液晶パネルは、カラー液晶プロジェクタに適用されるため、3枚の液晶パネルがRGB用のライトバルブとして

各々用いられ、各パネルには各々RGB色分解用のダイクロミックミラーを介して分解された各色の光が投射光として各々入射されることになる。

【0162】従って、各実施形態では、対向基板20にカラーフィルタは設けられていない。

【0163】しかしながら、画素電極9に対向する開口部Rとなっている領域にRGBのカラーフィルタをその保護膜と共に対向基板20上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に各実施形態における液晶パネルを適用できる。

【0164】更に、対向基板20上に1画素1個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。

【0165】更にまた、対向基板20上に何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、RGB色を作り出すダイクロミックフィルタを形成してもよい。このダイクロミックフィルタ付き対向基板によれば、より明るいカラー液晶表示装置が実現できる。

【0166】また、各画素に設けられるTFTとして、ポリシリコンTFTであるとして説明したが、これ以外にアモルファスシリコンTFT等の他の形式のTFTに対しても本発明は有効である。

【0167】更に、いわゆるセルフアライン型のTFTやオフセット型のTFTに対しても本発明は有効である。

【0168】

【発明の効果】以上説明したように、本発明によれば、電気光学素子の駆動特性に影響を及ぼす第2コンタクトホールが画素部の中心から離れた位置に形成されているので、当該第2コンタクトホールの存在が当該電気光学素子の駆動特性に与える影響を低減することができる。

【0169】より具体的には、液晶素子の配向の連続性に影響を与える第2コンタクトホールが画素部の中心から離れて形成されているので、当該影響を低減して画素部における開口率を向上させることができる。

【図面の簡単な説明】

【図1】第1実施形態における画像形成領域を構成するマトリクス状の複数の画素部に設けられた各種素子、配線等の等価回路図である。

【図2】第1実施形態に係るデータ線、走査線、画素電極等が形成されたTFTアレイ基板中の一の画素部及びその近傍の構成を模式的に示す平面図である。

【図3】図2の各部の断面図であり、(a)は図2のA-A'断面を模式的に示す断面図であり、(b)は図2のB-B'断面を模式的に示す断面図であり、(c)は図2のC-C'断面を模式的に示す断面図である。

【図4】TFTアレイ基板上の2次元的な配線レイアウト

ト等を周辺回路と共に示す平面図である。

【図5】TFTアレ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。

【図6】対向基板を含めて示す図5のH-H'断面図である。

【図7】第2実施形態に係るデータ線、走査線、画素電極等が形成されたTFTアレ基板中の一の画素部及びその近傍の構成を模式的に示す平面図である。

【図8】図7の各部の断面図であり、(a)は図7のA-A'断面を模式的に示す断面図であり、(b)は図7のB-B'断面を模式的に示す断面図であり、(c)は図7のC-C'断面を模式的に示す断面図である。

【図9】第3実施形態に係るデータ線、走査線、画素電極等が形成されたTFTアレ基板中の一の画素部及びその近傍の構成を模式的に示す平面図である。


【図10】図9の各部の断面図であり、(a)は図9のA-A'断面を模式的に示す断面図であり、(b)は図9のB-B'断面を模式的に示す断面図であり、(c)は図9のC-C'断面を模式的に示す断面図である。

【符号の説明】


- 1…半導体層
- 3…走査線（ゲート電極）
- 5、8、11…コンタクトホール
- 6…データ線（ソース電極）

- \* 9…画素電極
- 10…TFTアレ基板
- 12…ゲート絶縁膜
- 13…第1層間絶縁膜
- 14…第2層間絶縁膜
- 15…金属電極
- 20…対向基板
- 21…対向電極
- 30、30'、30''…TFT
- 50…液晶層
- 52…シール材
- 53…見切り
- 70…蓄積容量
- 71…定電位線
- 70a、70b…容量電極
- 101…データ線駆動回路
- 104…走査線駆動回路
- 108…プリチャージ回路
- C1、C2、C3…チャンネル領域
- C1'…ドーピング領域
- DL…ディスクリネーションライン
- R…開口部
- D…ドレイン領域
- S…ソース領域


【図1】




【図6】




【図2】




【図3】




【図4】




【図7】




【図5】




【図8】



【図9】



【図10】



【公報種別】特許法第17条の2の規定による補正の掲載  
【部門区分】第6部門第2区分  
【発行日】平成16年7月22日(2004.7.22)

【公開番号】特開2000-214483(P2000-214483A)  
【公開日】平成12年8月4日(2000.8.4)  
【出願番号】特願平11-14694  
【国際特許分類第7版】  
G 0 2 F 1/136  
【F I】  
G 0 2 F 1/136 5 0 0

【手続補正書】

【提出日】平成15年6月26日(2003.6.26)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

複数の走査線と、複数のデータ線と、各前記走査線と各前記データ線に接続されたスイッチング素子と、前記スイッチング素子に電気的に接続された画素電極とを有する電気光学装置であって、

前記スイッチング素子は、当該スイッチング素子上に形成されている第1絶縁膜に形成された第1コンタクトホールを介して当該第1絶縁膜上に形成されている第1電極に接続されていると共に、

当該第1電極は、前記第1絶縁膜及び当該第1電極上に形成された第2絶縁膜に形成された第2コンタクトホールを介して当該第2絶縁膜上に形成された前記画素電極に接続され

更に前記第2コンタクトホールが前記第1コンタクトホールよりも前記画素電極の中心から離れた位置に配置されていることを特徴とする電気光学装置。

【請求項2】

請求項1に記載の電気光学装置において、

前記第2コンタクトホールは、前記第1電極における平坦部分上に形成されていることを特徴とする電気光学装置。

【請求項3】

請求項1又は2に記載の電気光学装置において、

前記電気光学素子は液晶素子であると共に、

前記スイッチング素子は薄膜化されたトランジスタ素子であり、

当該トランジスタ素子のドレイン領域が前記第1コンタクトホールを介して前記第1電極に接続されていることを特徴とする電気光学装置。

【請求項4】

請求項3に記載の電気光学装置において、

前記トランジスタ素子に含まれる半導体層が前記走査線と絶縁され且つ当該走査線と複数回交差することにより複数個のトランジスタが直列接続されて当該トランジスタ素子が形成されていることを特徴とする電気光学装置。

【請求項5】

請求項3から請求項4のいずれか一項に記載の電気光学装置において、

少なくとも、前記走査線、前記データ線、前記スイッチング素子、前記第1コンタクトホ

ール及び前記第2コンタクトホールが不透明体により形成されていると共に、当該各不透明体により前記電気光学装置に外部から入射する光を遮光する遮光領域が形成されており、更に前記液晶素子における液晶の非連続面を示す非連続面線が当該遮光領域内に形成されていることを特徴とする電気光学装置。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0014

【補正方法】変更

【補正の内容】

【0014】

【課題を解決するための手段】

上記の課題を解決するために、本発明は、複数の走査線と、複数のデータ線と、各前記走査線と各前記データ線に接続されたスイッチング素子と、前記スイッチング素子に電気的に接続された画素電極とを有する電気光学装置であって、前記スイッチング素子は、当該スイッチング素子上に形成されている第1層間絶縁膜等の第1絶縁膜に形成された第1コンタクトホールを介して当該第1絶縁膜上に形成されている金属電極等の第1電極に接続されていると共に、当該第1電極は、前記第1絶縁膜及び当該第1電極上に形成された第2層間絶縁膜等の第2絶縁膜に形成された第2コンタクトホールを介して当該第2絶縁膜上に形成された前記画素電極に接続され、更に前記第2コンタクトホールが前記第1コンタクトホールよりも前記画素電極の中心から離れた位置に配置されていることを特徴とする。